关键词：
IP
建议阅读时间：8分钟
当记者对半导体公司进行比较时，我们通常会深入探究栅极长度、掩膜层、SRAM单元尺寸以及其他一些面向硬件的指标。只有在经历过一段职业生涯后，我才开始认识到，IP和其他形式的设计支持对晶圆厂和集成器件制造商(IDM)取得成功也同样重要。
当格芯在年8月底宣布实施“战略转型”时，公众的很多注意力再次转向晶体管的角色，以及资源如何重新部署到7nm逻辑芯片之外的技术领域。在摩尔定律预测的高增长速度逐渐减缓的时代，格芯将这些资源分散到格芯提供的18种不同技术（及其衍生品）上，此举得到了很多人的理解。
必须更多强调一点，更新的IP在某种程度上是通过战略转型来实现的。
格芯生态系统合作伙伴关系副总裁MarkIreland指出，12LP(FinFET)工艺就是重新部署IP资源的很好例子。在初始阶段，格芯的12LP工艺主要用于CPU、GPU和类似的高性能产品。现在，12LP正在进入一系列更广泛的市场，包括消费型产品、网络、5G无线、人工智能-机器学习(AI-ML)。这些应用通常需要不同的IP，特别是多协议SERDES、低功耗存储器、高速存储器接口。
“在消费型产品中，数字视频和机顶盒正在向FinFET迁移。消费型产品不是12LP节点的引领者，但现在却在向FinFET迁移。Ireland表示：“我们看到了更加广泛的市场和客户群体，这一点必须在我们注重的IP合作中体现出来。”
他表示，人工智能SoC也需要更多的IP，包括高速SERDES和低功耗存储器。
适用于5G基站的高速SERDES
同样，5G无线标准“扩大了引入一些将用于5G基站和其他用途的SERDESIP的需求。”他指出：“我们的客户需要这种类型的IP，才能在这些市场上取得成功。”他还指出，无线客户可以选择22FDX全耗尽式绝缘体上硅、12LPFinFET或其他工艺，这要取决于他们的应用需求。
格芯和Rambus宣布推出适用于22FDX工艺的28-Gbps和32-GbpsSERDES，就在设计自动化大会之前，格芯和Synopsys表示双方正在准备开发采用12LP工艺的25-GbpsSERDES。Ireland说：“这种IP具有更广泛的市场应用，对于5G基站至关重要。”
另外，格芯与AnalogBits近期达成协议，将AnalogBits的模拟和混合信号IP设计套件引入12LP技术，包括低功耗锁相环(PLL)和扩频时钟生成(SSCG)，以及工艺、电压、温度(PVT)传感器IP等。
Ireland表示：“我们正在与更广泛的市场建立更深入的合作伙伴关系，从而满足他们对更多IP的需求。我们正在推动这一进程，这其中不缺少机会。格芯目前面临的挑战是及时获取最高质量的IP。”
每个芯片上的射频模块
格芯客户解决方案副总裁SubiKengeri表示，他们有更多IC设计团队正在使用FD-SOI或传统异构集成方法，开发复杂的设计来处理射频和混合信号，而并不简单依赖于粗放的扩展。对于复杂的射频和模拟SoC，Kengeri指出：“IP将成为实现SoC产品技术差异化的载体。设计人员要通过这种方式挖掘技术的差异化价值。因此，IP必须经过完全优化，具备最高的质量，这一点非常重要。”
格芯在射频技术领域有着出色的过往业绩，并且不断在射频技术领域投入巨资，这也是战略转变后策略的一部分。“通信现在变得前所未有的重要，每个芯片上都将有一个射频模块。射频非常复杂，整个行业掌握的这方面技能也比较有限。我们是射频领域的领跑者，并且在射频IP、设计服务和射频参考模块方面进行了投资，因而我们处于非常有利的地位，能够帮助客户加快产品上市、降低成本和减少风险。提到射频，就想到格芯。”
跟踪IP就绪性
晶圆厂IP和客户工程副总裁JohnKent表示，一个芯片设计可能需要20个甚至更多的不同IP。Kent说道：“我们跟踪IP就绪情况，这个词的意思是当客户希望进行设计时，我们是否拥有了所有必需的IP。”就绪性指标是“我们是否能够为客户提供服务的一大关键指标。”Kent说，另外一个重要指标是一次性正确率，目的是确保IP的所有DC参数都是准确的。
他说：“在与新客户合作时，我们的亲身实践经验可以告诉我们：我们在哪些方面是世界一流的，在哪里方面尚待改进。我们作为一个团队面临的最大挑战是，在我们放弃7纳米工艺之后，利用团队在7纳米工艺或其他平台上积累的经验，重新平衡我们的资源。”
Kent表示，其他格芯技术平台吸引了更多